特許

J-GLOBAL ID：200903069510075353

トランジスタウェルへのバイアス印加方法、動作電圧低減方法、差動増幅器回路、回路、および集積回路

発明者： ルミ ルレヴェラン
出願人/特許権者： ツァルリンク セミコンダクター アクチボラゲット
代理人 (4件)： 宮崎 昭夫 ,  石橋 政幸 ,  岩田 慎一 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2005-116583
公開番号（公開出願番号）：特開2005-311359
出願日： 2005年04月14日
公開日（公表日）： 2005年11月04日
要約：

【課題】 トランジスタベースの回路を動作させるのに必要な供給電圧を低減する。【解決手段】 ウェルに形成されたMOSトランジスタの動作電圧レベルを低減する方法であって、個々のトランジスタ特性に従ったウェル電位の変化を可能にしつつウェルから電流を引き出し、それによってウェルにフォワードバイアスを印加することからなる方法を提供する。【選択図】 図3

請求項（抜粋）：

少なくとも1つのMOSトランジスタと、前記MOSトランジスタのウェルにフォワードバイアスを印加する外部回路とを有する回路において、前記ウェルにバイアスを印加する方法であって、 前記ウェルから引き出されるバイアス電流を決定し、 決定された前記バイアス電流を前記ウェルから引き出すことによって前記外部回路から前記ウェルにバイアスを印加する方法。

IPC (6件)：

H01L21/8234 ,  H01L21/822 ,  H01L27/04 ,  H01L27/088 ,  H03F3/45 ,  H03K19/094

FI (4件)：

H01L27/08 102J ,  H03F3/45 Z ,  H01L27/04 G ,  H03K19/094 D

Fターム (45件)：

5F038BG09 ,  5F038DF01 ,  5F038DF08 ,  5F038DT12 ,  5F038EZ20 ,  5F048AB10 ,  5F048AC01 ,  5F048BE03 ,  5F048BE09 ,  5F048BE10 ,  5F048BF18 ,  5J056AA00 ,  5J056BB17 ,  5J056BB18 ,  5J056CC00 ,  5J056CC01 ,  5J056CC02 ,  5J056CC04 ,  5J056DD08 ,  5J056DD13 ,  5J056DD28 ,  5J056EE04 ,  5J056FF06 ,  5J056FF09 ,  5J056GG09 ,  5J056KK00 ,  5J056KK02 ,  5J500AA01 ,  5J500AA12 ,  5J500AC37 ,  5J500AF00 ,  5J500AF10 ,  5J500AH02 ,  5J500AH10 ,  5J500AH17 ,  5J500AH18 ,  5J500AK02 ,  5J500AK09 ,  5J500AK47 ,  5J500AM21 ,  5J500AQ02 ,  5J500AT07 ,  5J500DN12 ,  5J500DN22 ,  5J500DP01