特許

J-GLOBAL ID：200903069515386225

並列計算機

発明者： 藤井 啓明 ,  磯部 忠章 ,  古賀 誠 ,  明石 英也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-011540
公開番号（公開出願番号）：特開平9-204403
出願日： 1996年01月26日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】メッセージパッシング型の並列計算機におけるデータ転送に係わるソフトウェアによるキャッシュ一致制御処理のオーバヘッドを低減してデータ転送性能を向上させ、又、データ転送時にキャッシュメモリを意識し制御するというプログラム上の制約を緩和する。【解決手段】ストレージコントローラからの要求に応じてキャッシュ一致制御を行う演算プロセッサを採用し、ストレージコントローラに、キャッシュ一致制御処理部を設け、キャッシュ一致制御処理部が、データ転送に係わる主記憶アクセスのアクセス先アドレス領域を対象としたキャッシュ一致制御を行うと共に、キャッシュ一致制御処理を基本的にキャッシュラインに1回となるようにしてキャッシュ一致制御を含むデータ転送を行う。【効果】データ転送に係わるソフトウェアによるキャッシュ一致制御処理が不要となり、キャッシュメモリ制御を含めたデータ転送効率が向上し、プログラム上の制約が緩和される。

請求項（抜粋）：

それぞれが、命令プロセッサ、主記憶、前記主記憶へのアクセスの効率向上に使用するキャッシュメモリを有する複数のプロセッサと、前記複数のプロセッサを結合する相互結合網とからなり、データ書き込みを前記キャッシュメモリと前記主記憶の両方に対して同時に行う、分散メモリ方式の並列計算機において、前記相互結合網を介して転送されるデータを前記プロセッサが前記相互結合網から受信する際に、受信データを格納する主記憶領域の内容を前記キャッシュメモリから消失させる消失手段と、前記消失手段の実行後に、前記受信データを前記主記憶に書き込む手段を有することを特徴とする並列計算機。

IPC (2件)：

G06F 15/16 330 ,  G06F 15/16 370

FI (2件)：

G06F 15/16 330 Z ,  G06F 15/16 370 Z

引用特許：

審査官引用 (1件)

• バス・コントローラ
  公報種別：公開公報   出願番号：特願平4-169261   出願人：横河電機株式会社