出力バッファ回路

発明者：
出願人/特許権者：
代理人 (1件)：小杉佳男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-071915
公開番号（公開出願番号）：特開平8-274606
出願日： 1995年03月29日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】電源系に発生するノイズの低減化が図られるとともに外部負荷の大きさに応じたノイズ制御を行なう出力バッファ回路を提供する。【構成】VddとGndとの間に直列接続されたPチャネルトランジスタ11a,Nチャネルトランジスタ11bの接続点と、VddとGndとの間に直列接続されたPチャネルトランジスタ12a,Nチャネルトランジスタ12bの接続点と、出力端子17とを接続し、入力端子16に入力が接続されたインバータ15の出力とPチャネルトランジスタ12aの間にPチャネルトランジスタ13a,Nチャネルトランジスタ13bを配置し、そのインバータ15の出力とNチャネルトランジスタ12bの間にPチャネルトランジスタ14a,Nチャネルトランジスタ14bを配置した。

請求項（抜粋）：

入力端子と、出力端子と、前記入力端子に入力が接続されたインバータと、電源と前記出力端子との間に配置されゲートが前記インバータの出力に接続された第1のPチャネルトランジスタと、前記出力端子とグラウンドとの間に配置されゲートが前記インバータの出力に接続された第1のNチャネルトランジスタと、電源と前記出力端子との間に配置された第2のPチャネルトランジスタと、前記出力端子とグラウンドとの間に配置された第2のNチャネルトランジスタと、前記インバータの出力と前記第2のPチャネルトランジスタのゲートとの間に配置され、ゲートが前記入力端子に接続された第3のPチャネルトランジスタと、前記第3のPチャネルトランジスタと並列に、前記インバータの出力と前記第2のPチャネルトランジスタのゲートとの間に配置され、ゲートが前記出力端子に接続された第3のNチャネルトランジスタと、前記インバータの出力と前記第2のNチャネルトランジスタのゲートとの間に配置され、ゲートが前記入力端子に接続された第4のNチャネルトランジスタと、前記第4のNチャネルトランジスタと並列に、前記インバータの出力と前記第2のNチャネルトランジスタのゲートとの間に配置され、ゲートが前記出力端子に接続された第4のPチャネルトランジスタとを有することを特徴とする出力バッファ回路。

IPC (5件)：

H03K 17/16 , H03K 17/12 , H03K 17/687 , H03K 19/0185 , H03K 19/003

FI (5件)：

H03K 17/16 H , H03K 17/12 , H03K 19/003 C , H03K 17/687 F , H03K 19/00 101 D

前のページに戻る