特許
J-GLOBAL ID：200903069520010055
多重プロセッサにおける割込み同期化方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143280
公開番号（公開出願番号）：特開平7-006049
出願日： 1993年06月15日
公開日（公表日）： 1995年01月10日
要約：
【要約】【目的】複数のプロセッサを同一クロックで動作させ、これらプロセッサの出力を比較することによってプロセッサの故障を検出する多重プロセッサに於いて、プロセッサ外からの非同期割込みを複数プロセッサに簡便に伝達すること。【構成】割込みをプロセッサの外部で保持する割込み同期化回路5と規定回数以上プロセッサが動いたら、定期的にメモリアクセスが発生するようにカウンタを設ける。そしてメモリアクセスのアクセス終了応答をプロセッサが取り込むときに、アクセスエラーの形で該保持された割込みをプロセッサに伝える。
請求項（抜粋）：
キャッシュメモリを有する複数のプロセッサを同一あるいは同期したクロックによって動作させ、プロセッサの出力を比較することによって、プロセッサ内の誤りを検出する多重プロセッサにおいて、該プロセッサは、一定の期間内にキャッシュミスヒットを発生させることによってプロセッサ外部にメモリアクセスを行うミスヒット発生手段と、割込み情報を保持する割込み保持手段と該割込み保持手段に接続され該割込み保持手段に割込みが保持されているときには該ミスヒット発生手段によって発生したメモリアクセスの応答としてメモリアクセスエラーを発生する割込み通達手段を有することを特徴とする多重プロセッサにおける割込み同期化方式。
IPC (2件)：
G06F 11/18 310
, G06F 9/46 311
