特許

J-GLOBAL ID：200903069521673627

半導体集積回路及び半導体集積回路装置

発明者： 亀山 敦 ,  布施 常明 ,  大内 和則 ,  吉田 雅子
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-395932
公開番号（公開出願番号）：特開2002-198793
出願日： 2000年12月26日
公開日（公表日）： 2002年07月12日
要約：

【要約】【課題】 0.5V程度の非常に小さな電源電圧で動作する論理回路に対し、複雑な制御回路を用いず、動作時及び待機時の低消費電力化を実現する。【解決手段】 入力端が共通接続された同一の論理機能を有する2つの論理回路と、これらの論理回路の出力を切り換える出力切換回路110とを備えた半導体集積回路において、待機用の論理回路104は、電源V1が供給される高しきい値Vt1のpMOSブロック106とnMOSブロック108を直列接続して構成され、動作用の論理回路105は、電源V2(V1>V2)が供給される低しきい値Vt2のpMOSブロック107とnMOSブロック109を直列接続して構成され、出力切換回路110は、論理回路104,105のそれぞれのpMOSブロックとnMOSブロック間に挿入され、各ブロック間の一方を通電、他方を遮断に切り換え、通電した方の論理回路の出力を出力端に出力する。

請求項（抜粋）：

入力端が共通接続された同一の論理機能を有する第1及び第2の論理回路と、これらの論理回路の出力を切り換える出力切換回路とを具備してなり、第1の論理回路は、第1のしきい値電圧Vt1のMOSFETから構成され、且つ電位V1の第1の電源が供給されるもので、第2の論理回路は、第2のしきい値電圧Vt2(Vt1>Vt2)のMOSFETから構成され、且つ電位V2(V1>V2)の第2の電源が供給されるもので、第1及び第2の論理回路は共に、pMOSFETで構成されるpMOSブロックとnMOSFETで構成されるnMOSブロックを電源に対して直列接続してなる相補論理の論理ブロックで構成され、前記出力切換回路は、第1及び第2の論理回路のそれぞれのpMOSブロックとnMOSブロックとの間に挿入され、制御信号に応じて各ブロック間の一方を低インピーダンス、他方を高インピーダンスに切り換え、且つ低インピーダンスに切り換えた方の論理回路の出力を出力端に出力するものであることを特徴とする半導体集積回路。

Fターム (2件)：

5J032AB02 ,  5J032AC04