特許

J-GLOBAL ID：200903069523987220

半導体装置およびその製造方法

発明者： 宮本 孝章
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-231212
公開番号（公開出願番号）：特開平8-097417
出願日： 1994年09月27日
公開日（公表日）： 1996年04月12日
要約：

【要約】【構成】 Si基板1上にゲート絶縁膜3を介してn+ 型ポリシリコンよりなるゲート電極4、サイドウォール5が設けられ、上記Si基板1の表層部にBが導入されてなるソース/ドレイン領域6が形成されたMOS-FETにおいて、上記ソース/ドレイン領域6表面と上記ゲート電極4表面には、それぞれ、TiSix 膜9、TiB2 膜8がこの順に設けられている。なお、このTiSix 膜9は、ウェハ全面に亘ってTi膜7、TiB2 膜8を連続成膜した後、アニールによりシリコン露出面に接するTi膜のみをシリサイド化して形成される。【効果】 Ti膜7の酸化が防止され、十分なシリサイド化が行えると共に、製造工程中もその後も、ソース/ドレイン領域6からのBの外向拡散が防止されるため、該ソース/ドレイン領域6表層部の不純物濃度が設定値に維持され、コンタクトのオーミック性を確保できる。

請求項（抜粋）：

シリコン基板表層部に選択的に形成された不純物拡散領域を有し、該不純物拡散領域表面には、高融点金属シリサイド膜、高融点金属硼化物膜がこの順に自己整合的に形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 S ,  H01L 29/78 301 G