特許

J-GLOBAL ID：200903069533613093

メモリチップ

発明者： マーティン ブロクス ,  フランツ フライムート ,  マイク キリアン ,  宮脇 直和 ,  ティロ シャフロート
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  株式会社東芝
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-182332
公開番号（公開出願番号）：特開平11-134868
出願日： 1998年06月29日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】 ICがパワーアップ中不都合な動作モードに入るのを阻止できる冒頭に述べた制御回路を提供すること。【解決手段】 制御回路付きメモリチップにおいて、内部コントロール信号である出力信号は、第1、第2入力信号に応答して、アクティブ及びインアクティブ状態におかれ、第1又は第2出力のいずれかインアクティブ状態におかれると、制御回路により出力がインアクティブ状態にもたらされ、第2信号のアクティブ状態が、第1信号のアクティブ状態に後続すると制御回路により出力側がアクティブ状態にもたらされるように構成されていること。

請求項（抜粋）：

制御回路付きメモリチップにおいて、前記制御回路は、内部制御信号を発生するように構成されていて、第1、第2入力端子及び1つの出力端子を有し、前記第1入力端子は、第1入力信号を受け取り、該第1入力信号は、第1アクティブ及びインアクティブ状態をとるものであり、前記アクティブ状態は、メモリチップが動作準備レディ状態におかれていることを指示し、前記インアクティブ状態は、動作準備レディ状態におかれていないことを指示し、前記第2入力端子は、第2入力信号を受け取り、該第2入力信号は第2のアクティブ及びインアクティブ状態をとるものであり、前記入力信号は外部制御信号であり、該外部制御信号は、アクティブ状態におかれている場合、メモリチップ動作を起動するものであり、前記出力端子からは、第1、第2入力信号に応答して、アクティブ及びインアクティブ状態をとる出力信号が送出されるものであり、前記出力信号は内部コントロール信号であり、前記第1又は第2信号のいずれかがインアクティブ状態におかれると、制御回路により出力側がインアクティブ状態にもたらされ、そして、第2信号のアクティブ状態が、第1信号のアクティブ状態に後続すると制御回路により出力側がアクティブ状態にもたらされるように構成されていることを特徴とするメモリチップ。

IPC (2件)：

G11C 11/41 ,  G11C 11/401

FI (2件)：

G11C 11/34 301 F ,  G11C 11/34 371 K

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-114406   出願人：株式会社東芝