特許
J-GLOBAL ID：200903069539046387
キャパシタ電極構造及び半導体記憶装置
発明者：
出願人/特許権者：
,
公報種別：公開公報
出願番号（国際出願番号）：特願2000-301211
公開番号（公開出願番号）：特開2002-305288
出願日： 2000年08月25日
公開日（公表日）： 2002年10月18日
要約：
【要約】【課題】スタック型メモリセル構造において、強誘電体キャパシタ及びポリシリコンプラグと強誘電体キャパシタの接合部が後工程において酸素あるいは水素の拡散などにより劣化する問題を解決する。【解決手段】強誘電体電極構造を耐酸化性金属からなる多層構造とし、積層界面に拡散物質がトラップされることで形成される逆向きの拡散濃度分布を利用して酸素などの拡散を阻害する。
請求項（抜粋）：
モス型電界効果トランジスタのソース/ドレインの一方と、絶縁膜を介して配置した強誘電体キャパシタの下部電極とを、コンタクトプラグで電気的に接続させた半導体記憶素子において、上記下部電極が複数の耐酸化性金属からなる多層構造であって、ひとつ以上の積層界面を有することを特徴とする電極構造。
Fターム (15件)：
5F083FR02
, 5F083GA25
, 5F083JA15
, 5F083JA17
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083PR33
, 5F083PR39
, 5F083PR40
