特許
J-GLOBAL ID:200903069552025615

メモリインタフェイス装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎
公報種別:公開公報
出願番号(国際出願番号):特願平5-061675
公開番号(公開出願番号):特開平6-274408
出願日: 1993年03月22日
公開日(公表日): 1994年09月30日
要約:
【要約】【目的】 映像処理向きデータ駆動型プロセッサの処理効率を向上させる。【構成】 入力データパケットを一時保持するためのレジスタ66と、入力アドレスを入力データで修飾したアドレス106によりメモリ54をアクセスするための装置と、メモリアクセス装置の出力を一時保持するためのラッチ58と、ラッチ58とレジスタ66とから与えられるデータに、レジスタ66から与えられる命令コードにより特定される演算を行なうALU52と、レジスタ66とラッチ58とALU52などを用いて複合演算を実行させるための制御回路56、60、62と、レジスタ66とALU52とラッチ58との出力を受け、必要なデータパケットを生成して出力するための回路68、64とを含む。
請求項(抜粋):
少なくとも入力命令コードと、入力アドレスと、入力データとを含む入力データパケットに応答して、所定のメモリの所定アドレスにアクセスするためのメモリインタフェイス装置であって、入力データパケットを一時保持するための第1の保持手段と、前記入力データパケットに応答し、前記所定のメモリの、前記入力アドレスを前記入力データを用いて修飾したアドレスを前記入力命令コードに従ってアクセスするためのメモリアクセス手段と、前記メモリアクセス手段の出力を一時保持するための第2の保持手段と、入力の一方が前記第1の保持手段の出力に、入力の他方が前記第2の保持手段の出力にそれぞれ接続され、入力値に対して、前記入力データパケットの入力命令コードにより特定される演算を行なうための演算手段と、前記入力データパケットの入力命令コードに応答して、前記演算手段と前記メモリアクセス手段と前記第2の保持手段とを制御して、入力データと、前記メモリアクセス手段の出力とに対して前記入力命令コードにより特定される一連の複合演算処理を実行させるための制御手段と、前記第1の保持手段の出力と、前記演算手段の出力と、前記第2の保持手段の出力とに入力が接続されるようにされ、前記制御手段により制御され、入力されるデータを用いて必要な出力データパケットを生成して出力するための手段とを含む、メモリインタフェイス装置。
IPC (2件):
G06F 12/00 593 ,  G06F 15/82
引用特許:
審査官引用 (3件)
  • 特開平3-122731
  • 特開平2-129485
  • 特開平4-191443

前のページに戻る