特許

J-GLOBAL ID：200903069553756990

誤り監視用BIP-N符号演算付加・照合回路

発明者： 橋爪 巌
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-187638
公開番号（公開出願番号）：特開平5-037497
出願日： 1991年07月26日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】 本発明は、SDH網において、VC-32フレームのBIP-N符号を演算する誤り監視用BIP-N符号演算付加・照合回路に関し、BIP-N符号を3チャンネル分まとめて演算するようにして、回路規模を縮小することを目的とする。【構成】 SDHのVC-32からSTM-1への多重化に際し、VC-32のデータを3チャンネル分まとめてSTM-1のデータとして出力する送信部101と、STM-1のデータについてBIP-N符号を演算するパリティ演算部102と、演算されたBIP-N符号を保持する保持部103と、保持されたBIP-N符号を、次フレームのSTM-1のデータのパスオーバーヘッドにB3の値として付加する付加部104と、から構成する。

請求項（抜粋）：

SDHで定義された同期インタフェース速度で伝送を行う伝送路に設けられ、VC-32からSTM-1への多重化に際し、VC-32のデータを受け、そのデータを3チャンネル分まとめてSTM-1のデータとして出力する送信部(101)と、送信部(101)から出力されたSTM-1のデータについてBIP-N符号を演算するパリティ演算部(102)と、パリティ演算部(102)によって演算されたBIP-N符号を保持する保持部(103)と、保持部(103)によって保持されたBIP-N符号を、次フレームのSTM-1のデータのパスオーバーヘッドにB3の値として付加する付加部(104)と、を備えてなる誤り監視用BIP-N符号演算付加回路。

IPC (5件)：

H04L 1/00 ,  G06F 11/10 320 ,  G06F 11/10 ,  G06F 13/00 301 ,  H03M 13/00