特許

J-GLOBAL ID：200903069559882815

非同期回路の試験方法

発明者： サビタ バナージー ,  シュリマット チャクラッター ,  ラビンドラ ロイ
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-338027
公開番号（公開出願番号）：特開平9-184874
出願日： 1996年12月18日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 非同期回路を完全に、且つ、効率的に試験する。【解決手段】 同期試験モデル(STM)と、これに対応する方法はテスト対象の非同期回路の本質的動作を把握する。動作中、(1)非同期回路用のSTMはユーザ指定サイクル長か推定サイクル長かを仮定して構成され;(2)目標故障リストが非同期式回路中の故障のみを含んで作成され;(3)試験パターンは同期試験発生器を使用してSTMから生成され;(4)試験パターンは非同期回路用の試験列に変換され;(5)変換されたパターンは非同期式回路上で故障シミュレーションによって有効化される。STMは従来方法より優れた多数の利点を有している。(1)同期、順序試験発生の手法がモデルの試験を生成するために使用され、(2)STM用に生成された試験は常にテスト対象の非同期回路用の試験に変換され、(3)これら試験には不安定状態による無効試験が生じない。

請求項（抜粋）：

非同期回路を試験するための方法において、前記非同期回路用の同期試験モデルを構成するステップ、前記同期試験モデルのための試験を作成するステップ、及び前記同期試験モデル用の一組のパターンを前記非同期回路のために変換するステップを含む非同期回路の試験方法。

IPC (3件)：

G01R 31/28 ,  G06F 11/22 310 ,  G06F 17/50

FI (3件)：

G01R 31/28 F ,  G06F 11/22 310 B ,  G06F 15/60 668 A