特許
J-GLOBAL ID：200903069560058557
記憶システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-095677
公開番号（公開出願番号）：特開2003-256294
出願日： 1994年12月27日
公開日（公表日）： 2003年09月10日
要約：
【要約】【課題】 バースト誤りが生じて1符号語中に2ビット誤りが発生した場合でも、1ビット誤りを訂正し、更に、2ビット誤りを検出する符号を用いて2ビット誤りを訂正する可能性を有する記憶システムを提供すること。【解決手段】 複数の記憶素子に情報データと検査データとを記憶する記憶手段(210,220)と、前記情報データと前記検査データとに基づいて前記情報データの誤りを検出するための誤り検出手段(40)と、前記情報データと前記検査データとに基づいて前記情報データの誤りを修正する誤り修正手段(50)と、バースト破壊が前記複数の記憶素子に記憶されたデータに発生する位置を検出するバースト破壊位置検出手段(160)とバースト破壊が発生したデータを変更するデータ変更手段(170)とを備えた。
請求項（抜粋）：
複数の記憶素子に情報データと検査データとを記憶する記憶手段と、前記情報データと前記検査データとに基づいて前記情報データの誤りを検出するための誤り検出手段と、前記情報データと前記検査データとに基づいて前記情報データの誤りを修正する誤り修正手段と、バースト破壊が前記複数の記憶素子に記憶されたデータに発生する位置を検出するバースト破壊位置検出手段と、バースト破壊が発生したデータを変更するデータ変更手段とを具備することを特徴とする記憶システム。
Fターム (3件)：
5B018GA02
, 5B018HA35
, 5B018NA06
