特許

J-GLOBAL ID：200903069595199633

集積回路電源

発明者： アヴェリー, レスリー, ロナルド ,  アマンテア, ロバート ,  グッドマン, ローレンス, アラン
出願人/特許権者： サーノフ コーポレイション
代理人 (1件)： 山田 行一 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-581688
公開番号（公開出願番号）：特表2002-529933
出願日： 1999年11月12日
公開日（公表日）： 2002年09月10日
要約：

【要約】表面を有する電気絶縁材料で作られた基板(12)を含む集積回路システム(10)。基板の表面には、IC(30)、つまり複数の機能ブロックを有するマイクロプロセッサ等の回路を有する半導体ピースが取り付けられる。更に、基板には、複数の電源チップ(34)が取り付けられる。それぞれの電源チップは、基板の導体(36)とバイア(20)を介して、IC半導体ピース上の別個の機能ブロックに接続される。それぞれの電源チップは、DC-DCコンバータ等の回路の一部を形成し、この回路は供給された電圧を、特定の電源チップが接続される特定の機能ブロックに適した低い電圧に落とすことができる。したがって、基板上の導体を通じて電源チップに供給される単一の相対的に大きな電圧は、それぞれの電源チップによって、IC半導体ピース(30)の特定の機能ブロックに適した低い電圧になる。

請求項（抜粋）：

表面を有する絶縁材料の基板と; 前記基板表面に取り付けられ、複数の機能ブロックを有する電気回路を含む、IC半導体ピースと; 前記基板に取り付けられる複数の電源チップであって、前記電源チップのそれぞれは、前記ICピースの別個の機能ブロックに電気的に接続されると共に、電源チップが接続される回路の機能ブロックで必要となる低い電圧まで入力電圧を低下させることができる、複数の電源チップと、を備える、集積回路システム。

IPC (3件)：

H01L 25/07 ,  H01L 23/36 ,  H01L 25/18

FI (2件)：

H01L 25/04 C ,  H01L 23/36 Z

Fターム (3件)：

5F036AA01 ,  5F036BB05 ,  5F036BE09