特許

J-GLOBAL ID：200903069600787433

積み上げ拡散層型MOS半導体装置の製造方法

発明者： 大岸 毅
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253834
公開番号（公開出願番号）：特開平7-086589
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 積み上げ拡散層型MOS半導体装置の製造方法において、ゲート電極10と、ソース11s/ドレイン11aとの間の寄生容量を小さくし、延いては高速化、低消費電力化を図る。【構成】 ゲート電極10の形成後、積み上げ拡散層3上のオフセット層4と、ゲート電極10・積み上げ拡散層3間のサイドウォール7aを除去する。

請求項（抜粋）：

半導体基板上に積み上げ拡散層とそれを覆うオフセット層を形成する工程と、上記積み上げ拡散層及びオフセット層の少なくともゲート電極を形成すべき部分を除去するエッチング工程と、上記積み上げ拡散層及びオフセット層の除去によりゲート電極すべき部分に形成された凹部の内側面にサイドウォールを形成する工程と、上記サイドウォールの内側の部分にゲート電極を形成する工程と、を有する積み上げ拡散層型MOS半導体装置の製造方法において、上記ゲート電極の形成後、上記オフセット層及び上記サイドウォールを除去する工程を有することを特徴とする積み上げ拡散層型MOS半導体装置の製造方法

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 S

引用特許：

審査官引用 (4件)

• 特開平2-264476
  
• 特開昭63-036570
  
• 特開昭62-076562
  
• 特開平4-233238