特許
J-GLOBAL ID：200903069605001489
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-256258
公開番号（公開出願番号）：特開平10-107111
出願日： 1996年09月27日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 本発明はASICのような少量多品種デバイスの過不足のない適正な生産数量を確保する方法に関する。【解決手段】 ウェーハ仕込み決定において、ウェーハプロセスの各途中工程において早期の歩留りシミュレーションを行い、不足が予想される場合には、各工程において随時追加ロットの仕込み指定(リカバリー)を早急に実施する。
請求項（抜粋）：
ウェーハプロセスの各途中工程毎に各々のウェーハロットの歩留りシミュレーションを行い、該ウェーハロットに歩留り不足が予想される場合には、該途中工程において随時追加ロットの仕込みを行うことを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (3件)：
H01L 21/66 Z
, H01L 21/66 A
, H01L 21/00
