特許
J-GLOBAL ID：200903069612009738
制御アセンブリ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
中島 淳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-013256
公開番号（公開出願番号）：特開平6-317964
出願日： 1994年02月07日
公開日（公表日）： 1994年11月15日
要約：
【要約】【目的】 改善された階層型制御システムアーキテクチュア及び方法を提供すること。【構成】 アーキテクチュア110は三つのレベル(レベル1、2、及び3)へ分割され、種々のレベルのコントローラ同士の間で相互作用を制御するための制御スーパーバイザ112を有する。レベル1はサブシステム113毎にコントローラ114を含み、レベル2はレベル1コントローラ114と協働する二つ以上のコントローラを含み、レベル3は一つ以上のコントローラ116を含む。各コントローラは特定インターフェースを介して他のコントローラと通信し且つセンサー入力、起動出力、及び制御スーパーバイザに制御される特性を持つアルゴリズムを有し、且つセンサー読み取りは各コントローラ毎に所望TRCの保持を確実とするため特定サブシステムを調整する特定起動を決定するアルゴリズムへ入力される。
請求項（抜粋）：
複数のサブシステムを有するシステムを制御するための制御アセンブリであって、システム出力に関連するデータを入力する手段と、サブシステムを個別且つ直接制御するための複数の第1の制御手段であって、前記各第1の制御手段が、サブシステム性能データを感知するための第1の感知手段と、サブシステム性能が前記性能パラメータと対応するように、サブシステム性能パラメータと前記感知されたサブシステム性能データに従ってサブシステム性能を調整するための第1の起動手段と、を含む、前記複数の第1の制御手段と、中間処理出力を制御し且つ調整するための複数の第2の制御手段であって、前記第2の制御手段の各々が、中間処理出力データを感知するための第2の感知手段を含んでおり、且つ前記複数の第2の制御手段の各々が、前記中間処理出力データからサブシステム性能パラメータを発生するための発生手段と、前記中間処理出力データ及び中間処理出力性能パラメータに基づいて前記サブシステム性能パラメータの内の少なくとも一つを出力するための第1の出力手段と、を有する、前記複数の第2の制御手段と、前記複数の第1の制御手段と前記複数の第2の制御手段に結合されており、且つ前記複数の第2の制御手段から少なくとも一つのサブシステム性能パラメータ出力を受け取る制御スーパーバイザであって、前記制御スーパーバイザが、サブシステム性能パラメータのどの組合せが前記システム性能パラメータを正確に調整するかを決定するための決定手段と、前記決定手段によって決定された前記サブシステム性能パラメータを前記複数の第1の制御手段の内の少なくとも一つに出力するための第2の出力手段と、を含む、前記制御スーパーバイザと、を備える制御アセンブリ。
IPC (3件)：
G03G 15/01
, B41J 2/44
, H04N 1/00
