特許
J-GLOBAL ID：200903069621697620
半導体装置および半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
藤谷 修
公報種別：公開公報
出願番号（国際出願番号）：特願平4-358179
公開番号（公開出願番号）：特開平6-204473
出願日： 1992年12月26日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】性能を劣化させることなく半導体装置を微細化する。【構成】図1は本発明を実施したn-MOSトランジスタの各製造工程の断面図である。パンチスルーストッパ領域(以下P領域)5の上に単結晶Si層8を形成し、n型イオン9を斜めイオン注入して電界緩和層10を形成する。注入イオン9はP領域5上面だけでなくゲート電極下部にも到達し、ゲート電極3の下部にゲートオーバーラップ部(以下G部)10bも形成される。次にソース/ドレイン領域11を、下地に電界緩和層10aが残るように形成する。なおサリサイド層12も形成する。このMOSトランジスタはG部10b により高速化に対応できる上、浅い電界緩和層10a,G部10bのためとP領域5の存在によってホットキャリア劣化や短チャネル効果、パンチスルー現象は抑えられる。本発明の方法によるMOSトランジスタでは性能を劣化させることなく微細化が可能である。
請求項（抜粋）：
第一導電型の半導体基板と、その半導体基板上に形成されたゲート絶縁膜と、そのゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の横側に形成されたソース電極及びドレイン電極と、それぞれ、前記ソース電極及びドレイン電極に接続され、前記ゲート絶縁膜と前記半導体基板との界面を挟んで上部及び下部に渡って形成されたソース領域及びドレイン領域とを有する半導体装置において、前記ソース領域及びドレイン領域は、それぞれ、前記ゲート電極の両側であって、前記界面より上側に形成され、前記半導体基板とは異なる第二導電型を有する高不純物濃度のソース中間層及びドレイン中間層と、前記ソース中間層及び前記ドレイン中間層と前記ソース電極及び前記ドレイン電極との間に介在された低抵抗化層と、前記ソース中間層及び前記ドレイン中間層の下面に接合し、前記界面より下側の領域において浅く、かつ前記ゲート電極の端面直下より該ゲート電極の下側まで先端が入り込むゲートオーバーラップ構造に形成された低不純物濃度の第二導電型の電界緩和層と、前記半導体基板中で前記電界緩和層の下面に接して設けられ、かつ該電界緩和層よりも深くまで達する、高不純物濃度の第一導電型のパンチスルーストッパ層とを有することを特徴とする半導体装置。
引用特許：
前のページに戻る
