特許
J-GLOBAL ID：200903069633774310
ダイレクトデイジタルシンセサイザを用いた局部発振回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-235651
公開番号（公開出願番号）：特開平5-055950
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 局部発振回路にDDS(ダイレクトディジタルシンセサイザ)を用いた移動通信端末の待受け時における消費電力を低減する。【構成】 DDSの出力を位相比較器の基準周波数とするPLL構成の局部発振回路において、位相比較器4の前段に第1の可変分周器7を介挿し、DDS8とその基準発振器10との間に第2の可変分周器9を介挿し、これら第1及び第2の可変分周器7,9の分周比を制御する制御部11を設ける。特に、通信端末の待受け時に第2の可変分周器9によりDDS8の入力周波数を低減させることで、DDSの消費電流を低減させ、同時に第1の可変分周器7の分周比を制御することで位相比較器での位相比較を可能とする。
請求項（抜粋）：
DDS(ダイレクトディジタルシンセサイザ)からの発振周波数信号をPLLループにおける位相比較器の基準周波数とし、このPLLループの出力信号を移動通信端末の局部発振信号とする局部発振回路において、前記位相比較器の前段に第1の可変分周器を介挿し、前記DDSとその基準発振器との間に第2の可変分周器を介挿し、前記第1及び第2の可変分周器の分周比を制御する制御部を有することを特徴とするダイレクトディジタルシンセサイザを用いた局部発振回路。
IPC (2件)：
引用特許：
前のページに戻る
