特許
J-GLOBAL ID：200903069637785759
チップ型複合電子部品の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 茂信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-037521
公開番号（公開出願番号）：特開平5-234725
出願日： 1992年02月25日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 基板上に形成する各ネットワーク抵抗器を連結した状態で、各抵抗素子のトリミングを精度良く行う。【構成】 基板21上に、個別電極P2 、...P4 、P7 、...P10と共通電極P1、P6 を含む複数個の抵抗素子23からなるネットワーク抵抗器22を複数個形成し、この形成過程でネットワーク抵抗器21の共通電極P1 、P6 を一部オープンに形成し、続いてこのオープン状態のまま、各抵抗素子23のトリミングを行い、トリミング終了後に、共通電極P6 のオープンさせた部分を橋絡させる導体24を形成する。
請求項（抜粋）：
基板上に、個別電極と共通電極を含む複数個の回路素子からなる複合電子部品単位を複数個形成し、この形成過程で複合電子部品単位の共通電極を一部オープンに形成し、続いてこのオープン状態のまま、各回路素子のトリミングを行い、トリミングの終了後に前記共通電極のオープンさせた部分を橋絡させる導体を形成するようにしたことを特徴とするチップ型複合電子部品の製造方法。
IPC (3件)：
H01C 17/24
, H01C 7/00
, H01C 13/02
