特許

J-GLOBAL ID：200903069662636237

半導体装置

発明者： 小林 豊雄
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2002-363309
公開番号（公開出願番号）：特開2004-200197
出願日： 2002年12月16日
公開日（公表日）： 2004年07月15日
要約：

【課題】表面実装時における電極接合バンプの接続精度および2次実装接合品質の向上および信頼性を向上させる。【解決手段】インターポーザ基板1の裏面にダミーボールもしくはダミーバンプ8を設け、ダミーボールもしくはダミーバンプ8をインターポーザ基板1の最外周に配置するとともに、ダミーボールもしくはダミーバンプ8の内側にハンダボールもしくはバンプ6を配置する。ダミーボールもしくはバンプの構造・配置は前述の限りではない。【選択図】 図1

請求項（抜粋）：

基板上もしくはICチップ上に形成された配線層と、 前記配線層に接続され、前記基板上もしくはICチップ上に配置された電極接合バンプと、 前記電極接合バンプの外側に配置され、前記電極接合バンプに加わる応力を緩和するダミー接合バンプとを備えることを特徴とする半導体装置。

IPC (1件)：

H01L23/12

FI (3件)：

H01L23/12 501Z ,  H01L23/12 501B ,  H01L23/12 501P