特許
J-GLOBAL ID：200903069663414211
同期型半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-287950
公開番号（公開出願番号）：特開平8-147967
出願日： 1994年11月22日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】 消費電力が小さな同期型半導体記憶装置を提供する。【構成】 DLL回路のリフレッシュコントロール回路1は、オートリフレッシュ検出信号ARおよびセルフリフレッシュ検出信号SRに応答して、クロック信号ECLK,RCLKの位相比較器92および電圧制御ディレイ回路95への入力を遮断する。したがって、内部クロック信号int.CLKが必要とされないモードにおいてDLL回路を停止させることができ、消費電力の低減化を図ることができる。
請求項（抜粋）：
外部クロック信号に同期して制御信号、アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置であって、各々が行列状に配列された複数のメモリセルを含む複数のメモリアレイ、前記外部クロック信号と内部クロック信号を受け、該2つのクロック信号の位相差に応じた制御電圧を出力する制御電圧発生回路、前記制御電圧に応じた時間だけ前記外部クロック信号を遅延させ前記内部クロック信号として出力する遅延回路、前記内部クロック信号に同期して前記複数のメモリアレイのうちの選択されたメモリセルと外部との間でデータ信号の授受を行なうためのデータ入出力回路、および前記制御信号によって前記内部クロック信号に同期しないモードが指示されたことに応じて、所定の期間だけ前記外部クロック信号の前記制御電圧発生回路および前記遅延回路への入力を遮断する制御回路を備えたことを特徴とする、同期型半導体記憶装置。
IPC (2件)：
G11C 11/403
, G11C 11/401
G11C 11/34 363 M
, G11C 11/34 362 C
