特許

J-GLOBAL ID：200903069666827339

一連のアドレスを表す2進ワード中のビット数減少方法

発明者： ヨゼフ・アルベルト・オクターフ・グーベルト ,  イブ・テラース ,  バート・ヨゼフ・ジェラルト・パウエルス ,  レイモンド・ディディア・アルベルト・ウルマン
出願人/特許権者： アルカテル・エヌ・ブイ
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-344904
公開番号（公開出願番号）：特開平5-298212
出願日： 1992年12月24日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 本発明は、変換メモリの一連のアドレスを表す2進ワード中のビット数を減少する方法を提供することを目的とする。【構成】 固定されたランクを持つ1以上のビット(C1)を各開始アドレス(AI)から取出し、このビットから選択アドレス(AS)を形成し、選択アドレスの関数として多数の予め定められた第1のフォーマット(M11,M12,M13,M14) から選択されたフォーマット(M1i) を使用して一連のビットを各開始アドレス(AI)から取出し、この一連のビット(C3,C6) により第1の相対アドレス2進ワード(AV1) を形成し、選択されたフォーマットと関連した基本アドレスにこの第1の相対アドレスを付加することを特徴とする。

請求項（抜粋）：

開始ビットと呼ばれる一連のアドレスを表す2進ワード中のビット数減少方法において、固定されたランクを持つ少なくとも1ビットを各開始アドレスから取出し、このビットから選択アドレスと呼ばれるアドレスを形成し、選択アドレスの関数として多数の予め定められた第1のフォーマットから選択されたフォーマットを使用して一連のビットを各開始アドレスから取出し、この一連のビットにより第1の相対アドレスと呼ばれる2進ワードを形成し、この第1の相対アドレスを決定して開始アドレス中のものより少数のビットを持つ第1の減少アドレスと呼ばれるアドレスを得るために選択されたフォーマットと関連した予め定められた基本アドレスと呼ばれるアドレスにこの第1の相対アドレスを付加することから成る連続的な第1のステップを少なくとも含み、第1のフォーマット中の1つと関連した基本アドレスを決定するために、第1のフォーマットを連続的に考慮し、前記第1のフォーマットから考慮された第1のフォーマットと関連した基本アドレスとして0を採用し、別の第1のフォーマットとそれぞれ関連した各基本アドレスの値として前に考えられた第1のフォーマットに対して決定された最後の基本アドレスと1単位だけインクレメントされた前に考えられた最後の第1のフォーマットを使用して得られることができる最大の相対アドレス値との合計を採用することを特徴とするビット数減少方法。