特許
J-GLOBAL ID：200903069675600851
キャッシュ一致処理制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-308926
公開番号（公開出願番号）：特開平7-160581
出願日： 1993年12月09日
公開日（公表日）： 1995年06月23日
要約：
【要約】【構成】第2キャッシュをメモリ制御装置2内にもつマルチプロセッサシステムにおいて、どの第1キャッシュに第2キャッシュのデータがコピーされているかを示すコピー先情報フィールド2-2-1をセカンドキャッシュ内に持たせる。コピー先情報フィールド2-2-1にはCPU番号、CPUグループ番号、複数CPU、または複数CPUグループ等の情報を効率的にもたせ、その情報に基づきストアアクセスがあった場合必要最小限のCPUにたいしてのみキャッシュ一致処理要求を行う。【効果】それによりCPU台数増加にともなうキャッシュ一致処理による性能低下を防ぐ効果がある。
請求項（抜粋）：
第1のキャッシュメモリを有する中央処理装置と、データのコピー先である中央処理装置番号または同じ情報が複数の中央処理装置にコピーされているか否かを示す情報を格納するコピー先情報フィールドを含むディレクトリを有する第2のキャッシュメモリと、この第2のキャッシュメモリにアクセスがあった場合要求元の中央処理装置番号と前記コピー先情報フィールドの内容とを比較する比較手段と、前記第2のキャッシュメモリへのアクセスがリードアクセスでこの比較手段からの比較結果が異なった中央処理装置番号であった場合前記コピー先情報フィールドの内容を複数の中央処理装置にコピーされていることを示す内容に更新し前記第2のキャッシュメモリへのアクセスがストアアクセスの場合コピー先情報フィールドの内容を要求元中央処理装置番号に更新するコピー先情報フィールド更新手段と、前記第2のキャッシュメモリへのアクセスがストアアクセスであって前記比較手段の比較結果が同じ中央処理装置番号であった場合一致処理要求は発行せず前記第2のキャッシュメモリへのアクセスがストアアクセスであって前記比較手段の比較結果が異なる中央処理装置番号であった場合前記コピー先情報フィールドに登録されている中央処理装置に対しキャッシュ一致処理要求を発行し前記コピー先情報フィールドが複数の中央処理装置にコピーしていることを示す場合全ての中央処理装置に対しキャッシュ一致処理要求を発行するキャッシュ一致処理制御手段とを含むことを特徴とするキャッシュ一致処理制御装置。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
