特許

J-GLOBAL ID：200903069681104734

演算処理用半導体回路および演算処理方法

発明者： 大見 忠弘 ,  今井 誠 ,  野澤 俊行 ,  藤林 正典 ,  小谷 光司 ,  柴田 直 ,  新田 雄久
出願人/特許権者： 大見 忠弘 ,  ユーシーティー株式会社 ,  アイ・アンド・エフ株式会社
代理人 (1件)： 福森 久夫
公報種別：再公表公報
出願番号（国際出願番号）：JP1998005720
公開番号（公開出願番号）：WO1999-031573
出願日： 1998年12月17日
公開日（公表日）： 1999年06月24日
要約：

【要約】無駄な処理を抑制して、データの処理を高速にすることができ、かつ、回路面積を小さくすることができる演算処理用半導体回路および演算処理方法を提供する。入力されたデータの演算をする演算ユニットを備え、この演算ユニットは、入力された桁のデータを演算時間単位内で演算し、演算で得た結果を示す演算結果を出力し、演算によって桁上げが発生すると、この桁上げを示す桁上げデータを出力する演算回路(加算器1〜3)と、演算回路からの演算結果を1演算時間単位分だけ遅延する遅延手段(メモリ4)とを具備した。

請求項（抜粋）：

複数の桁で構成される数のデータが1つ以上入力され、かつ、前記数のデータの上位桁側から演算時間単位につき1桁毎に順に入力される演算処理用半導体回路であって、 前記入力されたデータの演算をする演算ユニットを備え、 前記演算ユニットは、 入力された桁のデータを演算時間単位内で演算し、演算で得た結果を示す演算結果を出力し、演算によって桁上げが発生すると、この桁上げを示す桁上げデータを出力する演算回路と、 前記演算回路からの演算結果を1演算時間単位分だけ遅延する遅延手段とを具備した演算ユニットを具備することを特徴とする演算処理用半導体回路。

IPC (1件)：

G06F 7/00