入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-171499
公開番号（公開出願番号）：特開2000-011684
出願日： 1998年06月18日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】高電圧を用いて正確にプログラムするための入力保護回路、アンチフューズアドレス検出回路、および半導体集積回路装置を提供する。【解決手段】本発明における半導体集積回路装置における入力保護回路は、配線層M1aに対して、バイポーラトランジスタを配置する。バイポーラトランジスタにおけるN型活性領域106を、プログラム素子の電極116と接続する。電極116は、配線層M1aと接続される。配線M1aは、プログラム素子の誘電体を破損するために高電圧を供給する。P型ウェル104の電圧を、抵抗素子N10を介して外部から調整する。これにより、配線層M1aから入るサージによる誤プログラムを回避することができる。

請求項（抜粋）：

容量型の構造を有し、高電圧を印加されることにより前記容量型の構造が切断されると低抵抗体に変化するアンチフューズと、前記アンチフューズの一方の端子に接続された第1のノードと、前記アンチフューズの他方の端子に接続された第2のノードと、前記アンチフューズを切断するプログラムモードにおいて、前記第1のノードに、前記アンチフューズを切断するために必要な高電圧を供給する第1の供給手段と、前記第2のノードに電圧を供給する第2の供給手段と、前記第2のノードの電圧に応答して、前記第1の供給手段から前記第1のノードへの電圧供給を制御する制御手段とを備える、アンチフューズアドレス検出回路。

IPC (4件)：

G11C 29/00 603 , G11C 17/18 , H01L 27/04 , H01L 21/822

FI (3件)：

G11C 29/00 603 L , G11C 17/00 306 , H01L 27/04 H

Fターム (19件)：

5B003AC02 , 5B003AC07 , 5B003AD03 , 5B003AD04 , 5B003AE01 , 5B003AE04 , 5F038AV15 , 5F038BH03 , 5F038BH06 , 5F038BH07 , 5F038BH10 , 5F038BH13 , 5F038DF05 , 5F038EZ20 , 5L106CC04 , 5L106CC13 , 5L106CC24 , 5L106DD25 , 5L106GG03

前のページに戻る