特許

J-GLOBAL ID：200903069690828729

半導体記憶装置およびデータアクセス方法

発明者： 岡田 幹郎 ,  小松 宏二
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平9-028148
公開番号（公開出願番号）：特開平10-228776
出願日： 1997年02月12日
公開日（公表日）： 1998年08月25日
要約：

【要約】【課題】 半導体メモリのチップ面積、および消費電流の増大を招くことなく、ページモードやシリアルアクセスモードなどの高速アクセスモードにおいて、先頭アドレスの高速化を図ることのできる半導体記憶装置を提供する。【解決手段】 半導体メモリの第1の行デコーダ3およびワード線駆動回路5・5の両側に、第1のメモリセルアレイ1および第2のメモリセルアレイ2を配置する。上記半導体メモリにおいて、第1のメモリセルアレイ1には、少数のメモリセルを割り当てることにより、当該第1のメモリセルアレイ1のワード線WLiAを短くし、先頭データのアクセスの高速化を図る。

請求項（抜粋）：

複数のメモリセルをマトリクス状に配列したメモリセルアレイを有し、当該メモリセルアレイが、少なくとも2つ以上の領域に分割される半導体記憶装置において、上記メモリセルアレイの分割された領域の内の1つは、他の領域に比べて短いワード線を有することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/41 ,  H01L 27/10 471

FI (3件)：

G11C 11/34 345 ,  H01L 27/10 471 ,  G11C 11/34 301 D

引用特許：

審査官引用 (2件)

• 特開昭63-279488
  
• 特開昭63-279488