特許

J-GLOBAL ID：200903069694188600

多重ビット・カルコゲナイド記憶デバイス

発明者： オブシンスキー、 スタンフォード アール.
出願人/特許権者： エナージー コンバーション デバイセス インコーポレイテッド
代理人 (2件)： 三好 秀和 ,  伊藤 正和
公報種別：公表公報
出願番号（国際出願番号）：特願2006-525341
公開番号（公開出願番号）：特表2007-505481
出願日： 2004年08月11日
公開日（公表日）： 2007年03月08日
要約：

多重ビット又は非2進法ビット記憶容量を有する、多端子カルコゲナイド記憶素子、並びにそれをプログラミングする方法。記憶素子は、カルコゲナイド材料の入った空孔領域と、それと電気的に接続している三端子又はそれ以上の電気端子とを共に含んでいる。端子の形状は、多重ビット記憶をさせるため選択的且つ独立してプログラムできるように、カルコゲナイド材料の領域を空間的に明確に区分する。一対の端子間への電気信号(例えば、電流又は電圧パルス)の印加は、カルコゲナイド材料の空間的に区分された部分の一つにおける構造転移をもたらす。カルコゲナイド・デバイス内の別の端子対への電気信号の印加は、カルコゲナイド材料の異なる部分に構造転移をもたらす。構造転移によって生成される構造状態は、2進法又は非2進法(例えば、多値レベル)系における情報値の記憶に用いられる。端子の選択は、カルコゲナイド材料の連続的体積内において特定の区分された部分の、選択的プログラミングをもたらし、選択的にプログラミングされた各部分は、単一2進法又は非2進法ビットの記憶を提供する。三つ又はそれ以上の端子を有するデバイスにおいて、二つ又はそれ以上の選択的にプログラミングできる部分が、空孔領域を占めるカルコゲナイド材料の体積内に存在し、それによって多重ビット記憶が実現される。更に本発明は、2進法又は非2進法系において多重ビット情報を記憶することを目指す、三つ又はそれ以上の端子を有するカルコゲナイド記憶素子のプログラミング方法を含んでいる。

請求項（抜粋）：

カルコゲナイド・デバイスであって、 累積状態とグレー・スケール状態とを含む複数の構造状態を有するカルコゲナイド材料と、 前記カルコゲナイド材料と電気的に接続している第一端子と、 前記カルコゲナイド材料と電気的に接続している第二端子と、 前記カルコゲナイド材料と電気的に接続している第三端子と、 を含み、 前記カルコゲナイド材料は、第一構造状態にある第一部分と第二構造状態にある第二部分とを含み、且つ前記第一及び第二構造状態は前記累積状態又は前記グレー・スケール状態の中から選ばれていることを特徴とする、 デバイス。

IPC (2件)：

H01L 27/105 ,  H01L 45/00

FI (2件)：

H01L27/10 448 ,  H01L45/00 A

Fターム (5件)：

5F083FZ10 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083ZA21