特許
J-GLOBAL ID:200903069703184443
半導体集積回路装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2000-321345
公開番号(公開出願番号):特開2002-134607
出願日: 2000年10月20日
公開日(公表日): 2002年05月10日
要約:
【要約】【課題】 BPSG膜を層間絶縁膜として有する半導体集積回路装置の製造工程において、熱処理時における層間絶縁膜の加工形状の変化を防ぐ。【解決手段】 BPSG膜23、酸化シリコン膜22、14およびゲート酸化膜7を開孔し、周辺回路のnチャネル型MISFETQnのn型半導体領域10に達する接続孔26、27と、pチャネル型MISFETQpのp型半導体領域11に達する接続孔28、29とを形成した後に、N2にH2を添加した雰囲気中にてBPSG膜23をアニールする。
請求項(抜粋):
(a)半導体基板の主面上に半導体素子を形成する工程、(b)前記半導体素子の上部にBPSG膜を形成する工程、(c)前記(b)工程後、窒素雰囲気中にて前記半導体基板に熱処理を施し、前記BPSG膜の表面を平坦化する工程、(d)前記BPSG膜に前記半導体素子に達する接続孔を形成する工程、(e)前記(d)工程後、窒素および水素の混合雰囲気中にて前記半導体基板に熱処理を施す工程、(f)前記接続孔の内部を含む前記BPSG膜上に導電性膜を堆積し、その導電性膜をパターニングすることにより配線を形成する工程、を含むことを特徴とする半導体集積回路装置の製造方法。
IPC (4件):
H01L 21/768
, H01L 21/28
, H01L 27/108
, H01L 21/8242
FI (4件):
H01L 21/28 M
, H01L 21/90 C
, H01L 27/10 621 A
, H01L 27/10 681 F
Fターム (86件):
4M104AA01
, 4M104BB01
, 4M104BB25
, 4M104CC01
, 4M104DD08
, 4M104DD16
, 4M104DD17
, 4M104DD19
, 4M104DD37
, 4M104DD42
, 4M104DD43
, 4M104DD79
, 4M104DD84
, 4M104EE15
, 4M104FF18
, 4M104FF22
, 4M104GG16
, 4M104HH14
, 5F033HH04
, 5F033HH09
, 5F033HH18
, 5F033HH19
, 5F033HH33
, 5F033JJ04
, 5F033JJ09
, 5F033JJ18
, 5F033JJ19
, 5F033JJ27
, 5F033JJ33
, 5F033KK01
, 5F033KK04
, 5F033KK18
, 5F033KK19
, 5F033KK25
, 5F033KK27
, 5F033KK28
, 5F033KK29
, 5F033KK30
, 5F033KK33
, 5F033LL04
, 5F033MM01
, 5F033MM08
, 5F033NN06
, 5F033NN07
, 5F033PP03
, 5F033PP06
, 5F033PP15
, 5F033PP16
, 5F033PP33
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ13
, 5F033QQ16
, 5F033QQ19
, 5F033QQ25
, 5F033QQ31
, 5F033QQ37
, 5F033QQ58
, 5F033QQ59
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ74
, 5F033QQ75
, 5F033QQ98
, 5F033RR04
, 5F033RR06
, 5F033RR15
, 5F033SS11
, 5F033TT02
, 5F033TT08
, 5F033VV16
, 5F033WW04
, 5F033XX03
, 5F083AD23
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA19
, 5F083NA01
, 5F083NA08
, 5F083PR33
, 5F083PR39
, 5F083PR40
前のページに戻る