特許
J-GLOBAL ID：200903069708247010
不揮発性メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-250359
公開番号（公開出願番号）：特開平9-092737
出願日： 1995年09月28日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 不揮発性メモリ装置において、ドレイン拡散層上部のトンネル酸化膜を局部的に厚くしたり、ドレイン拡散層のトンネル酸化膜近傍を低濃度化することにより、ドレイン電圧による誤消去を防止する。【解決手段】 p型シリコン基板101上に下からトンネル酸化膜301、浮遊ゲート電極105、ゲート間絶縁膜107、制御ゲート電極109を順次積層し、所望の形状にパターニングし、この積層部を挟み、前記基板101中にn型のソース拡散領域111及びドレイン拡散領域113を設けてなるMISFET型の不揮発性メモリ装置において、前記ドレイン拡散領域113上近傍のトンネル酸化膜305の膜厚を、それ以外の領域のトンネル酸化膜303の膜厚に比べて少なくとも一部分は厚くする。
請求項（抜粋）：
第1導電型基板上に下から第1絶縁膜、浮遊ゲート電極、第2絶縁膜、制御ゲート電極を順次積層し、所望の形状にパターニングし、該積層部を挟み前記第1導電型基板中に第2導電型の第1拡散領域及び第2拡散領域を設けてなるMISFET型の不揮発性メモリ装置において、前記第1拡散領域又は第2拡散領域のいずれか一方の拡散領域上近傍の第1絶縁膜厚を、それ以外の領域の第1絶縁膜膜厚に比べて少なくとも一部分は厚くし、ドレイン電圧による誤消去を防止することを特徴とする不揮発性メモリ装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
