特許

J-GLOBAL ID：200903069720534512

時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ

発明者： マイケル・シ-・シェバノウ ,  ミッシェル・ケー・アルサップ ,  ハンター・エル・スケールス ,  ジョージ・ピー・ホークストラ
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 本城 雅則 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-151202
公開番号（公開出願番号）：特開平5-205477
出願日： 1992年05月20日
公開日（公表日）： 1993年08月13日
要約：

【要約】 (修正有)【目的】 ランダムにアクセス可能なメモリに、時間重複メモリアクセスを有するものを提供する。【構成】 メモリデバイス28は、2個以上の記憶場所のメモリアクセス動作を平行して実行する。メモリデバイス28は複数のメモリバンク解読論理回路30,32,56と複数のメモリバンク34,52とによって構成される。デコーダは第1情報・制御信号の組を解読して、第1メモリバンクを動作可能にして、メモリアクセスの開始・終了を行う。各メモリバンクは、メモリアクセス動作を実行するのに必要な情報・制御信号の組を記憶するための複数のラッチ回路39,40,42,50により構成される。そのため、第2組の情報・制御信号により、メモリデバイス28内の第2メモリバンクを動作可能にして第1メモリアクセス動作と時間的に平行して、第2メモリアクセス動作を実行することができる。

請求項（抜粋）：

入力アドレスを受け取るアドレス・ポート;データを通信するデータ・ポート;メモリ記憶素子(46)のアレイ;およびメモリ記憶素子のアレイに結合され、アドレス情報と、入力アドレスに応答して入力データまたは出力データのいずれかとを記憶する記憶手段(50);によって構成されるそれぞれ独立してアドレスすることが可能な複数の記憶バンクであって:前記記憶バンク(34,52)は単一の集積回路内に実現され、前記複数の記憶バンクは複数の多重重複期間内にアクセスされることを特徴とする時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ(28)。

引用特許：

審査官引用 (1件)

• 特開昭54-067337