特許

J-GLOBAL ID：200903069727858992

薄膜トランジスタ及びその製造方法

発明者： 森 久敏 ,  登坂 久雄 ,  尾中 栄一
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-003898
公開番号（公開出願番号）：特開2000-208772
出願日： 1999年01月11日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 チャネル保護膜下以外の領域における真性アモルファスシリコンからなる半導体層の深さ方向にリンイオンを低加速電圧で十分に注入する。【解決手段】 レジストマスク26をマスクとしてチャネル保護膜25をジャストエッチングした後に、オーバーエッチングを行うことにより、チャネル保護膜25下の半導体層24の膜厚が500Å程度であるのに対し、それ以外の領域における半導体層24をハーフエッチングしてその膜厚が300Å程度以下となるようにする。そして、チャネル保護膜25をマスクとしてリンイオンを加速電圧10〜15keV程度の低加速電圧で注入し、チャネル保護膜25下以外の領域における半導体層24をn+シリコン層27とする。この場合、低加速電圧であるので、チャネル保護膜25の膜厚を2000Å程度と比較的薄くしても、不要な水素イオンがチャネル保護膜25を通過しにくいようにすることができる。

請求項（抜粋）：

チャネル保護膜下にアモルファスシリコン層またはポリシリコン層からなるチャネル領域が設けられ、該チャネル領域の両側にイオンを注入されたアモルファスシリコン層またはポリシリコン層からなるソース領域及びドレイン領域が設けられた薄膜トランジスタにおいて、前記ソース領域及び前記ドレイン領域の膜厚が前記チャネル領域の膜厚よりも薄くなっていることを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 29/78 618 C ,  H01L 29/78 616 L ,  H01L 29/78 619 A

Fターム (16件)：

5F110AA01 ,  5F110AA16 ,  5F110BB01 ,  5F110CC08 ,  5F110EE03 ,  5F110FF02 ,  5F110GG25 ,  5F110GG35 ,  5F110HJ01 ,  5F110HJ18 ,  5F110HK03 ,  5F110HM18 ,  5F110NN12 ,  5F110NN23 ,  5F110QQ03 ,  5F110QQ11