特許
J-GLOBAL ID：200903069737066512
単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム
発明者：
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-542053
公開番号（公開出願番号）：特表2003-515853
出願日： 2000年12月05日
公開日（公表日）： 2003年05月07日
要約：
【要約】グラフィックパイプラインシステムがグラフィック処理用に提供される。このようなシステムに含まれた変換モジュール52は頂点データを受信するため頂点属性バッファ5 に結合されるように構成されている。変換モジュール52はオブジェクトスペースからスクリーンスペースへ頂点データを変換する役目を行う。変換モジュールにはライティングモジュール54が結合され、これは変換モジュールから受信された頂点データでライティング動作を行うため1つの半導体プラットフォームに位置される。また、ライティングモジュール54に結合され、そこから受信された頂点データをレンダリングするため1つの半導体プラットフォームに位置されているラスター化装置も含まれている。
請求項（抜粋）：
(a)バッファから頂点データを受信するためにバッファに結合されるように構成され、オブジェクトスペースからスクリーンスペースへ頂点データを変換する単一の半導体プラットフォーム上に位置される変換モジュールと、 (b)変換モジュールに結合され、変換モジュールから受信された頂点データについてライティング演算を実行するために変換モジュールと同一の単一の半導体プラットフォームに位置されているライティングモジュールと、 (c)ライティングモジュールに結合され、ライティングモジュールから受信される頂点データをレンダリングするために変換モジュールとライティングモジュールと同一の単一の半導体プラットフォームに位置されているラスター化装置とを具備し、 (d)変換モジュールとライティングモジュールの少なくとも1つは複数の論理装置により並列して多数の演算スレッドを実行するためのシーケンサを含んでいるグラフィック処理用のグラフィックパイプラインシステム。
Fターム (8件)：
5B080AA14
, 5B080BA01
, 5B080BA05
, 5B080CA04
, 5B080DA07
, 5B080DA08
, 5B080FA02
, 5B080GA00
