特許
J-GLOBAL ID:200903069743668389
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平5-073325
公開番号(公開出願番号):特開平6-196723
出願日: 1993年03月31日
公開日(公表日): 1994年07月15日
要約:
【要約】【目的】 降伏電圧の大きな高速ソフトリカバリーダイオードを得る。【構成】 N- ボディ2の上部には選択的にアノードP層3が形成されている。N- ボディ2の上部にはアノードP層3と空間的に相補的にP- 層4aが形成されている。N- ボディ2中にはP- 層4aの下においてP領域5が選択的に形成されている。N- ボディ2上には,P- 層4aとアノードP層3のいずれにも接続されたアノード電極6が、N- ボディ2の下にはカソード層1を介してカソード電極7が、それぞれ形成されている。【効果】 逆バイアス印加時においては、P領域5の存在のために空乏層の形状は急峻な曲がりを有しないので電界集中が回避でき、降伏電圧は劣化しない。順バイアス印加時においては、アノードP層3からN- ボディ2への過剰なホールの注入が回避でき、リカバリー電流の低減が可能である。
請求項(抜粋):
第1導電型の第1半導体層と、前記第1半導体層の上主面内で選択的に形成された比較的高濃度の第2導電型の第2半導体層と、前記第2半導体層に挟まれた前記第1半導体層の内部で、選択的に形成された少なくとも一つの比較的高濃度の第2導電型の第3半導体層と、前記第2半導体層に挟まれた前記第1半導体層上主面内に形成された比較的低濃度の第2導電型の第4半導体層と、を備えた半導体装置。
IPC (3件):
H01L 29/91
, H01L 29/48
, H01L 21/329
FI (2件):
H01L 29/91 D
, H01L 29/91 B
引用特許:
審査官引用 (5件)
-
特開平1-138754
-
特開平3-250670
-
特開昭56-085873
-
特開平3-025977
-
特開昭55-151349
全件表示
前のページに戻る