特許

J-GLOBAL ID：200903069748907390

半導体センサの製造方法

発明者： 深田 毅 ,  彼末 将和 ,  青 建一 ,  村田 稔 ,  石王 誠一郎
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-225175
公開番号（公開出願番号）：特開平11-068118
出願日： 1997年08月21日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】パターニングするゲージマスクの線幅バラツキによる影響を受けることなくオフセット電圧をゼロに近づけることができる半導体センサの製造方法を提供する。【解決手段】半導体圧力センサにおいて梁部にはゲージ抵抗12,13,14,15が配置されている。ゲージ抵抗12,13,14,15にはアルミ電極25,26がコンタクトホール23,24を通して電気的に接続され、ブリッジ回路が形成されている。ウェハ状態で各チップ形成領域にゲージ抵抗(P+ 型不純物拡散層)12,13,14,15を形成し、ゲージ抵抗の抵抗値またはブリッジ回路の出力値の少なくともいずれかを測定し、この測定結果に基づいてゲージ抵抗12,13,14,15のコンタクト位置またはコンタクトホール形状を調整して各チップ形成領域におけるブリッジ回路のオフセット電圧を調整する。

請求項（抜粋）：

半導体基板における歪みが生じる部位にゲージ抵抗が配置されるとともに当該ゲージ抵抗にてブリッジ回路が形成された半導体センサの製造方法であって、複数のチップ形成領域を有するウェハ状態で、各チップ形成領域に前記ゲージ抵抗を形成する工程と、前記ゲージ抵抗の抵抗値またはブリッジ回路の出力値の少なくともいずれかを測定する工程と、この測定結果に基づいてウェハ状態での各チップ形成領域におけるゲージ抵抗のコンタクト位置またはコンタクトホール形状を調整して各チップ形成領域におけるブリッジ回路のオフセット電圧を調整する工程とを備えたことを特徴とする半導体センサの製造方法。

IPC (3件)：

H01L 29/84 ,  G01L 1/18 ,  G01P 15/12

FI (3件)：

H01L 29/84 A ,  G01L 1/18 ,  G01P 15/12

引用特許：

審査官引用 (1件)

• 特開平3-268466