特許
J-GLOBAL ID：200903069754511767
半導体メモリ装置のデータ出力回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-290219
公開番号（公開出願番号）：特開平7-192466
出願日： 1992年10月28日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】ECC回路を実装した半導体メモリ装置において、データ出力バッファにおける不必要なデータの遷移をなくし、動作電流消費を減少でき、データアクセスタイムを向上させ、歩留りを向上さられるようなデータ出力回路の提供。【要約】入力バッファを介して緩衝された外部入力信号APiの遷移を検出してその遷移を示す信号SPiを出力する入力信号検出部50Bと、信号SPiをNOR演算して得られる信号SUM1、SUM2に応じて、所定のデータ出力バッファを選択するために制御信号φPZMを発生する制御部50Cと、制御部50Cの出力信号φPZMを入力としてデータ出力バッファを駆動するための駆動信号φOEを出力するデータ出力制御部50Dとを備え、駆動信号φOEを、メモリセルから読出されたデータがデータ出力バッファに入力された後にエネーブルするようにしている。
請求項（抜粋）：
異常のあるメモリセル読出し信号を検出し訂正するための回路を実装した半導体メモリ装置のデータ出力回路において、入力バッファを介して緩衝された外部入力信号を受け、該信号の遷移を検出してその遷移を示す信号を出力する入力信号検出部と、入力信号検出部の出力信号に応じて、所定のデータ出力バッファを選択するために制御信号を発生する制御部と、制御部の出力信号を入力として選択されるデータ出力バッファを駆動するための駆動信号を出力するデータ出力制御部とを備えていることを特徴とするデータ出力回路。
IPC (3件)：
G11C 11/409
, G11C 11/401
, G11C 29/00 302
G11C 11/34 354 A
, G11C 11/34 371 C
