特許
J-GLOBAL ID：200903069754720013

半導体記憶装置

発明者：
長坂 繁輝

長坂 繁輝 について

, 
長谷川 武裕

長谷川 武裕 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平9-231752
公開番号（公開出願番号）：特開平11-066842
出願日： 1997年08月13日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 オートリフレッシュなどのコマンド信号が入るたびにカウントアップされる内部カウンタのアドレスを行アドレスとして用いてメモリセルのリフレッシュ動作を行い消費電力の少ない半導体記憶装置を提供する。【解決手段】 クロック同期型DRAMなどの半導体記憶装置のバッファ回路の出力に基づいて生成されたリフレッシュ期間を規定する信号CONT.PINから少なくともリフレッシュ期間中ロウレベル状態になるパワーダウン制御信号PDENTRnをパワーダウン制御回路52で生成し、このパワーダウン制御信号を前記バッファ回路41〜46、48、49に供給する。パワーダウン制御信号PDENTRnがロウレベル期間中のCKEバッファを除く入力受信部1のバッファは、外部ピンの入力信号を一切受け付けないでロウレベルに固定されるためリフレッシュ動作に必要な回路以外は動作せず消費電力が減少する。
請求項（抜粋）：
メモリセルが行列状に配置されたメモリセルアレイに接続され、外部入力を受け入れるバッファ回路と、リフレッシュ期間を規定する信号を生成する手段と、前記リフレッシュ期間を規定する信号を受けてパワーダウン制御信号生成回路から生成されたパワーダウン制御信号を立ち下げるパワーダウン制御回路とを備え、前記バッファ回路は、前記パワーダウン制御回路の出力を受けることにより外部入力を遮断することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/403 ,  G11C 11/407
FI (2件)：
G11C 11/34 363 M ,  G11C 11/34 362 S
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM