フィルタ・デシメーション装置及びデジタル直交復調器

発明者： , ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-224814
公開番号（公開出願番号）：特開2003-037641
出願日： 2001年07月25日
公開日（公表日）： 2003年02月07日
要約：

【要約】【課題】 CICフィルタとデシメーション回路とを一体化して回路規模が小さく、消費電力の少ないフィルタ・デシメーション装置を得る。【解決手段】 5段3カスケードのフィルタ・デシメーション装置5は、乗算器51、加算器52、レジスタ53及びセレクタ54で構成された回路が3つ並列に設けられ、入力信号のサンプリング周波数fsで動作する。各乗算器には、それぞれ5通りの所定の係数値がfsのタイミングで順次切り替えられるcoeficient1、2、3が与えられる。selector3は、0又はregister3の値を選択する。selector2、1は、それぞれ所定のregisterの値を選択する。そして、register1より入力信号を1/nにデシメーションした出力サンプリング周波数foの出力信号を得る。この出力信号を後段のローパスフィルタを通し、ベースバンドのI成分又はQ成分を得る。

請求項（抜粋）：

n個の係数が所定周期で切り替えられ、各係数とサンプリング周波数fs の入力信号とを乗算する第1〜mの乗算器と、第1〜mの加算器と、第1〜mのレジスタと、第1〜mのセレクタから構成され、第mのセレクタは0又は第mのレジスタの値を選択し、第mの加算器は第mのセレクタの選択値と第mの乗算器の出力を加算して第mのレジスタに入力し、第i(i=2〜m-1)のセレクタは第i+1のレジスタ又は第iのレジスタの値を選択し、第iの加算器は第iのセレクタの選択値と第iの乗算器の出力を加算して第iのレジスタに入力し、第1のセレクタは第2のレジスタ又は第1のレジスタの値を選択し、第1の加算器は第1のセレクタの選択値と第1の乗算器の出力を加算して第1のレジスタに入力し、第1のレジスタより前記入力信号を1/nにデシメーションした出力信号を得ることを特徴とするフィルタ・デシメーション装置。

IPC (2件)：

H04L 27/22 , H03H 17/00 621

FI (2件)：

H03H 17/00 621 C , H04L 27/22 Z

Fターム (5件)：

5K004AA05 , 5K004FA05 , 5K004FC02 , 5K004FG02 , 5K004FH01

前のページに戻る