特許
J-GLOBAL ID：200903069784535741
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
諸田 英二
公報種別：公開公報
出願番号（国際出願番号）：特願平3-347861
公開番号（公開出願番号）：特開平5-160019
出願日： 1991年12月03日
公開日（公表日）： 1993年06月25日
要約：
【要約】【目的】0.1μmレベルの微細パターンを転写するとき、(イ)例えばレジストをマスクとして絶縁膜に開口パターンを形成する際、エッチングされる物質がレジスト開口部の側壁にスパッタし、レジスト除去後も変質物質膜として残ったり、(ロ)パターン寸法の大小によってエッチングレートが異なったり、(ハ)リフトオフ法によるゲートパターンなどを形成するときステップカバレージが悪いことなどの課題を解決する。【構成】現像後直ちに、または現像後ホトレジスト膜にO2 プラズマ処理を行ない表面に変質層を形成した後、レジスト膜を加熱してリフローさせ、レジストパターンの開口部側壁を曲線状の順テーパーに変形させることにより、目的を達成できる。
請求項（抜粋）：
パターンを露光したホトレジスト膜を現像した後、該レジスト膜を加熱してリフローさせることにより前記レジストパターンの開口部側壁を曲線状の順テーパーに変形させる工程を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/027
, H01L 21/302
