特許
J-GLOBAL ID:200903069799612327
スイッチ回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
大菅 義之
公報種別:公開公報
出願番号(国際出願番号):特願2001-279451
公開番号(公開出願番号):特開2002-165439
出願日: 2001年09月14日
公開日(公表日): 2002年06月07日
要約:
【要約】【課題】少なくとも大電流領域におけるスイッチング素子のトータル損失を低減させて、その小型化を可能にしたスイッチ回路を提供する。【解決手段】電流をオン、オフ制御するためのスイッチング手段14が、互いに損失特性の異なる2つのスイッチング素子であるIGBT14aとFET14bとを並列接続した構成を有する。スイッチング損失はIGBT14aよりもFET14bの方が小さく、定常損失はIGBT14aの方がFET14bよりも小さい。スイッチング手段14のターンオン時には、IGBT14aのオンタイミングをFET14bのオンタイミングよりも遅くし、一方、スイッチング手段14のターンオフ時には、FET14bのオフタイミングをIGBT14aのオフタイミングよりも遅くすることで、スイッチング損失をFET14bの方に負担させ、定常損失をIGBT14aの方に負担させる。
請求項(抜粋):
電力用半導体スイッチング素子からなるスイッチング手段を備え、該スイッチング手段のオン、オフにより電流のオン、オフ制御を行うスイッチ回路において、前記スイッチング手段が、バイポーラ型スイッチング素子とモノポーラ型スイッチング素子とを並列接続した構成を有し、前記スイッチング手段のターンオン時には、前記バイポーラ型スイッチング素子のオンタイミングを前記モノポーラ型スイッチング素子のオンタイミングよりも遅くし、前記スイッチング手段のターンオフ時には、前記モノポーラ型スイッチング素子のオフタイミングを前記バイポーラ型スイッチング素子のオフタイミングよりも遅くする、ことを特徴とするスイッチ回路。
IPC (2件):
FI (5件):
H02M 3/155 H
, H02M 3/155 F
, H02M 3/155 S
, H05B 41/29 B
, H05B 41/29 C
Fターム (20件):
3K072AC20
, 3K072BA03
, 3K072CA16
, 3K072CB04
, 3K072CB05
, 3K072GA01
, 3K072GA02
, 3K072GA10
, 3K072GB03
, 3K072HB03
, 5H730AA10
, 5H730AA14
, 5H730AA15
, 5H730AA16
, 5H730BB14
, 5H730BB57
, 5H730DD03
, 5H730DD04
, 5H730DD32
, 5H730FG01
前のページに戻る