特許

J-GLOBAL ID：200903069811997370

データ保存回路

発明者： 大西 修司
出願人/特許権者： ローム株式会社
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-037618
公開番号（公開出願番号）：特開平6-095971
出願日： 1993年02月26日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 暴走時においてもバックアップ用RAMに誤書込みされることを防止し、バックアップ用RAMに確実にデータを保存することのできるデータ保存回路及びそのデータ保存回路を備えたゲーム機を提供する。【構成】 アドレスデコーダ21から出力されるバックアップチップセレクト信号21fをアンドゲート30を介してバックアップ用RAM20へ供給し、前記アンドゲード30を開くために許可回路31及び暴走検出回路41の出力を用いる。許可回路31はCPU22から所定のID信号が供給されたのみ許可信号31aを出力する。また、暴走検出回路41はアクセスパターンとリード/ライト信号とに矛盾が生じたときに暴走検出信号41aを出力する。アンドゲート30は、暴走検出信号41aと許可信号31aの組み合わせによりバックアップチップセレクト信号21fのバックアップ用RAM20への供給を阻止する。

請求項（抜粋）：

CPUから供給されるアドレス信号に基づいて複数のプログラムROM及びバックアップ用RAMを選択的に切替えるアドレスデコーダを有するデータ保存回路において、バックアップチップセレクト信号の前記バックアップ用RAMへの供給を所定のアドレス信号入力時にのみ許可する許可回路と、前記アドレスデコーダからのチップセレクト信号と前記プログラムROMのリード/ライト信号とを演算する論理演算回路を含み、前記プログラムROMのアクセスパターンとリード/ライト信号とが矛盾したときに暴走検出信号を出力するCPUの暴走検出回路と、を有することを特徴とするデータ保存回路。

IPC (2件)：

G06F 12/14 310 ,  G06F 11/30 305

引用特許：

審査官引用 (3件)

• 特開昭63-029859
  
• 特開昭63-282850
  
• 特開平3-144744