特許

J-GLOBAL ID：200903069843030764

薄膜トランジスタの製造方法および電気光学装置の製造方法

発明者： 山崎 康二
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-276217
公開番号（公開出願番号）：特開2000-114528
出願日： 1998年09月29日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 ゲート酸化膜や誘電体層にダメージを与えることのない薄膜トランジスタの製造方法および電気光学装置の製造方法を提供する。【解決手段】 基板10上に半導体層1を形成する工程と、半導体層1の少なくともチャネルとなる領域上に絶縁膜201を形成する工程と、絶縁膜201上からチャネルとなる半導体層1に低濃度に不純物を打ち込む工程と、絶縁膜201を除去した後に、チャネルとなる半導体層1上にゲート絶縁膜2を形成する工程と、ゲート絶縁膜2の上にゲート電極3aを形成する工程と、半導体層1に選択的に高濃度に不純物を打ち込むことにより、ソース・ドレイン領域を形成する工程とを有する。

請求項（抜粋）：

基板上に薄膜トランジスタを形成する薄膜トランジスタの製造方法において、前記基板上に半導体層を形成する工程と、前記半導体層の少なくともチャネルとなる領域上に絶縁膜を形成する工程と、前記絶縁膜上から前記チャネルとなる半導体層に低濃度に不純物を打ち込む工程と、前記絶縁膜を除去した後に、前記チャネルとなる半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記半導体層に選択的に高濃度に不純物を打ち込むことにより、ソース・ドレイン領域を形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (6件)：

H01L 29/78 616 A ,  G02F 1/136 500 ,  H01L 29/78 616 M ,  H01L 29/78 617 V ,  H01L 29/78 619 B ,  H01L 29/78 627 C

Fターム (44件)：

2H092GA51 ,  2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JB22 ,  2H092JB31 ,  2H092JB51 ,  2H092JB67 ,  2H092KA04 ,  2H092MA05 ,  2H092MA06 ,  2H092MA07 ,  2H092MA18 ,  2H092MA19 ,  2H092MA23 ,  2H092MA27 ,  2H092MA29 ,  2H092MA41 ,  2H092NA15 ,  2H092NA22 ,  2H092NA27 ,  2H092PA01 ,  2H092PA06 ,  2H092PA07 ,  2H092PA08 ,  5F110AA12 ,  5F110BB01 ,  5F110CC02 ,  5F110FF02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG32 ,  5F110GG47 ,  5F110GG52 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL23 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN26 ,  5F110NN35