特許

J-GLOBAL ID：200903069850612191

半導体集積回路装置

発明者： 脇本 欣吾
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-191047
公開番号（公開出願番号）：特開2001-024180
出願日： 1999年07月05日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 同じ画像データを繰り返し用いた処理を行う場合でも負荷がかからず高速処理が可能であること。【解決手段】 フレームバッファメモリ11と、画素処理ユニット13と、比較ユニット14と、グローバルバス17を介してフレームバッファメモリ11に接続され、フレームバッファメモリ11から供給される画像データを記憶し、または画素処理ユニット13等の演算処理結果を記憶するレジスタファイル12とが少なくとも同一半導体基板上に形成された半導体集積回路装置において、フレームバッファメモリ11に記憶された画像情報内の一部の画像情報を記憶するオフスクリーンメモリ20と、フレームバッファメモリ11とオフスクリーンメモリ20とを接続するバス21と、バス21を介してフレームバッファメモリ11とオフスクリーンメモリ20との間のデータ転送制御を行う制御ユニット16とを備える。

請求項（抜粋）：

フレームバッファメモリと、該フレームバッファメモリに保持された画像情報と外部入力された画像情報とをもとに前記フレームバッファメモリから表示手段に出力すべき画像情報に対する画像処理演算を行う演算手段と、第一のバスを介して前記フレームバッファメモリに接続され、前記演算手段の処理対象である画像情報あるいは画像処理演算結果を記憶する第一の記憶手段とが少なくとも同一半導体基板上に形成された半導体集積回路装置において、前記フレームバッファメモリに記憶された画像情報内の一部の画像情報を記憶する第二の記憶手段と、前記フレームバッファメモリと前記第二の記憶手段とを接続する第二のバスと、前記第二のバスを介して前記フレームバッファメモリに記憶された画像情報内の一部の画像情報と前記第二の記憶手段に記憶された一部の画像情報とを相互に転送させる制御を行う転送制御手段と、を備えたことを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 27/146 ,  G06F 3/153 330 ,  G06T 1/60 ,  G09G 5/00 550 ,  G09G 5/397 ,  G09G 5/399

FI (5件)：

H01L 27/14 A ,  G06F 3/153 330 A ,  G09G 5/00 550 M ,  G06F 15/64 450 E ,  G09G 5/00 555 W

Fターム (15件)：

5B047EA07 ,  5B047EB17 ,  5B069AA01 ,  5B069BC02 ,  5B069DD11 ,  5B069LA02 ,  5B069LA12 ,  5C082AA01 ,  5C082BA12 ,  5C082BA35 ,  5C082BB15 ,  5C082BB25 ,  5C082BB29 ,  5C082DA51 ,  5C082MM02