特許

J-GLOBAL ID：200903069878641006

電子回路素子の端部位置特定およびジッタの測定装置

発明者： バーネル イー.ウェスト
出願人/特許権者： シュルンベルジェ テクノロジーズ,インコーポレーテッド
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願2001-252110
公開番号（公開出願番号）：特開2002-139553
出願日： 2001年08月22日
公開日（公表日）： 2002年05月17日
要約：

【要約】 (修正有)【課題】自動検査装置によるICなど電子回路素子の伝播遅延、セットアップ時間および保留時間の正確な測定。【解決方法】この装置は、パターン源(1)の制御端子および可変クロック信号遅延手段(12)の入力端子に接続しているストローブ源(10)を含む。ストローブ源(10)は、パターン源をトリガして論理「0」および「1」の系列から成る信号を被試験デバイス(DUT)(4)の入力端子に出力させる。DUT(4)は、この論理系列をフリップフロップ(6)に伝播する。第1および第2のフリップフロップ(6),(8)を伝播した信号を遅延の後補足する。フリップフロップへのクロック信号端をデータ信号端と一致させることによってDUTの遅延時間を算出する。

請求項（抜粋）：

被検電子回路素子の特性を測定する装置であって、出力端子を有するストローブ源と、前記被検電子回路素子の入力端子に接続される出力端子と、前記ストローブ源の前記出力端子に接続した入力端子とを有するパターン源と、前記ストローブ源の前記出力端子に接続した入力端子と、出力端子とを有する可変遅延手段と、前記被検電子回路素子の出力端子に接続される入力端子と、前記可変遅延手段の前記出力端子に接続したクロック端子と、出力端子とを有する第1の蓄積素子と、前記第1の蓄積素子の前記出力端子に接続した入力端子と、前記可変遅延手段の前記出力端子に接続したクロック端子と、出力端子とを有する第2の蓄積素子とを含む測定装置。

IPC (3件)：

G01R 31/28 ,  G01R 29/02 ,  G01R 31/319

FI (3件)：

G01R 29/02 L ,  G01R 31/28 H ,  G01R 31/28 R

Fターム (4件)：

2G132AD07 ,  2G132AG02 ,  2G132AG08 ,  2G132AL11