半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊丹勝
公報種別：公開公報
出願番号（国際出願番号）：特願2001-383554
公開番号（公開出願番号）：特開2002-358792
出願日： 2001年12月17日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】非選択メモリセルのデータ状態や選択メモリセルの位置による読み出し電流のばらつきを低減した不揮発性半導体記憶装置を提供する。【解決手段】 NANDセルユニット20内のメモリセルM0のデータ読み出しを行う際に、選択ワード線WL0に読み出し電圧Vr、非選択ワード線WL1-WL15にパス電圧Vread、ビット線BL側の選択トランジスタS1を駆動する制御ゲート線SSLにパス電圧Vreadをそれぞれ与え、共通ソース線SL側の選択トランジスタS2を駆動する選択ゲート線GSLには、パス電圧Vreadより低い電圧VGSLを与える。

請求項（抜粋）：

保持するデータによって電流端子間のコンダクタンスが変化し、第1の端子と第2の端子の間に複数個電流端子が直列接続された、データを電気的に再書き込み可能な複数のメモリセルと、前記第1の端子を電気的にデータ転送線に接続する第1の選択スイッチングエレメントと、前記第2の端子を基準電位線に接続する第2の選択スイッチングエレメントであるMISFETとを備えてメモリセルユニットが構成され、前記メモリセルユニットの第1及び第2の選択スイッチングエレメントを導通状態にし、選択されたメモリセルにそのデータに応じてその電流端子間を導通又は遮断状態にさせる読み出し電圧をその制御電極に印加し、前記選択されたメモリセル以外のメモリセルにそのデータによらず電流端子間を導通状態とするパス電圧をその制御電極に印加して、前記データ転送線と基準電位線との間の電流の有無又は電流の大小を検出するデータ読み出しモードを有し、前記データ読み出しモードにおいて、前記MISFETの電流端子間のコンダクタンスが、前記選択されたメモリセル以外の少なくとも一つのメモリセルについて、電流端子間のコンダクタンスを最も小さくなる状態に設定した場合のコンダクタンスより小さい状態に設定されるようにしたことを特徴とする半導体記憶装置。

IPC (7件)：

G11C 16/06 , G11C 16/04 , H01L 21/8247 , H01L 27/10 481 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (7件)：

H01L 27/10 481 , G11C 17/00 634 A , G11C 17/00 632 B , G11C 17/00 622 E , G11C 17/00 634 E , H01L 27/10 434 , H01L 29/78 371

Fターム (32件)：

5B025AA01 , 5B025AC01 , 5B025AD05 , 5B025AE00 , 5F083EP02 , 5F083EP18 , 5F083EP23 , 5F083EP76 , 5F083ER23 , 5F083GA11 , 5F083JA05 , 5F083JA19 , 5F083JA32 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083MA06 , 5F083MA19 , 5F083NA01 , 5F101BA01 , 5F101BA29 , 5F101BA36 , 5F101BA46 , 5F101BB05 , 5F101BD02 , 5F101BD34 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BF01

前のページに戻る