特許

J-GLOBAL ID：200903069891378934

半導体装置およびその製造方法

発明者： 寺沢 義雄
出願人/特許権者： 日本碍子株式会社
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-213647
公開番号（公開出願番号）：特開平8-078662
出願日： 1994年09月07日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】 半導体基板の第1の主表面に凹部を形成し、この凹部の底部に隣接する半導体基板または凹部内に高不純物濃度のゲート領域およびゲート電極を形成した半導体装置において、チャネル領域で発生する熱を効率良く除去する。【構成】 半導体基板の表面に凹部を形成し、この凹部にゲート領域とゲート電極を形成し、半導体基板の表面に導電材料ブロックを接合する。半導体基板と導電材料ブロックとの間に高不純物濃度の接合層や導電材料層を介在させても良い。

請求項（抜粋）：

互いに対向する第1および第2の主面を有し、第1の主面に凹部を形成した半導体基板と、この半導体基板の第1の主面に形成した凹部の底面に隣接した半導体基板に形成されるかまたは前記凹部内に形成された高不純物濃度の半導体領域を少なくとも有するゲート構造と、前記半導体基板の第1の主面に接合した導電材料ブロックとを具えることを特徴とする半導体装置。

IPC (2件)：

H01L 29/744 ,  H01L 29/74

FI (3件)：

H01L 29/74 C ,  H01L 29/74 M ,  H01L 29/74 J

引用特許：

審査官引用 (2件)

• 特開昭64-059824
  
• 特開昭60-132366