特許
J-GLOBAL ID：200903069960712400

メモリ制御装置

発明者：
青野 文雄

青野 文雄 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-109826
公開番号（公開出願番号）：特開平10-301842
出願日： 1997年04月25日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 異容量のバンクを有するメモリにおいてインタリーブの多重度を向上させる。【解決手段】 グループ判定回路210は、各インタリーブグループの開始アドレス及びサブバンク番号に基づいて、該当するインタリーブグループ及びそのグループ内アドレスを生成する。バンク選択回路220は、グループ内アドレスに基づいて、サブバンク番号及びサブバンク内アドレスを生成する。乗算器230及び加算器240は、サブバンク内アドレスに基づいてバンク内アドレスを生成する。
請求項（抜粋）：
複数のメモリバンクのそれぞれをサブバンクに分割して、異なるメモリバンクに属するサブバンク同士を組み合わせてインタリーブグループを形成する記憶装置において、前記記憶装置全体のアドレスに基づいて、前記インタリーブグループ内でインタリーブを形成するように前記複数のメモリバンクにおけるバンク内アドレスを生成することを特徴とするメモリ制御装置。
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM