特許
J-GLOBAL ID：200903069963687287
強誘電体メモリを含むシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平8-251262
公開番号（公開出願番号）：特開平10-097472
出願日： 1996年09月24日
公開日（公表日）： 1998年04月14日
要約：
【要約】【課題】 強誘電体メモリのソフトエラーによりシステムへの大きなダメージが引き起こされる確率を大幅に低減するとともに、動作速度の低下やチップ価格の増大を招くことがない強誘電体メモリを含むシステムを提供すること。【解決手段】 強誘電体メモリ120内にOS、アプリケーションを格納する書換え禁止領域122と、ワークエリアである書換え許可領域123を設定する。書換え禁止領域122はパリティビット領域125を含み、これを用いた誤り訂正処理をCPU110により一日一回程度行う。訂正処理開始コマンドはスイッチ(電源スイッチを含む)に連動させる。本構成により、強誘電体メモリ120に誤動作が生じても、システムの機能を回復でき、ECC回路を設ける場合のような動作速度の低下やチップ面積の増大の問題がない。
請求項（抜粋）：
強誘電体キャパシタと電界効果トランジスタとを含む複数のメモリセルをマトリックスに配した強誘電体メモリと、該強誘電体メモリに接続されたCPUとを有するシステムであって、上記強誘電体メモリの記憶領域は書換え禁止領域と書換え許可領域から構成され、上記書換え禁止領域は、通常の情報を記憶する領域と、該通常の情報に誤りが生じた場合にこれを訂正するためのエラー訂正用情報を記憶する領域とから構成され、かつ、上記書換え禁止領域に生じた情報の誤りを訂正するための誤り訂正手段を具備することを特徴とする強誘電体メモリを含むシステム。
IPC (4件)：
G06F 12/16 320
, G06F 12/16 310
, G11C 14/00
, G11C 11/401
G06F 12/16 320 F
, G06F 12/16 310 A
, G11C 11/34 352 A
, G11C 11/34 371 C
