特許

J-GLOBAL ID：200903069964213858

半導体装置及び半導体製造方法

発明者： 岩渕 等
出願人/特許権者： ソニー株式会社
代理人 (1件)： 角田 芳末 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-137143
公開番号（公開出願番号）：特開2003-338559
出願日： 2002年05月13日
公開日（公表日）： 2003年11月28日
要約：

【要約】【課題】 LSIチップの作成工程に於いて、絶縁性の基板を用いてウェハーを必要とせず、基板形状をフリーにし、且つ構造自体をSOIと同じ効果を持つ様にする。また配線層やコンタクト層より上側にトランジスタ形成層を作成する方法と、通常のトランジスタ形成方法で作成したトランジスタとを積層した多層化された半導体装置を得る。【解決手段】 絶縁性基板28に配線15a,15b及びコンタクト14b〜14dを形成し、半導体層を絶縁性基板28の略最上部に形成し、ソース2、ゲート電極5、ドレイン3等のトランジスタ6を形成した半導体装置を得る。

請求項（抜粋）：

絶縁基板上に配線層及び半導体層が順次積層され、最上層の半導体層上に絶縁層を形成したことを特徴とする半導体装置。

IPC (13件)：

H01L 21/8234 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 21/8244 ,  H01L 21/8246 ,  H01L 27/04 ,  H01L 27/08 331 ,  H01L 27/088 ,  H01L 27/092 ,  H01L 27/11 ,  H01L 27/112 ,  H01L 27/12 ,  H01L 29/786

FI (10件)：

H01L 27/08 331 E ,  H01L 27/12 C ,  H01L 27/08 102 E ,  H01L 29/78 613 Z ,  H01L 27/08 321 G ,  H01L 27/08 102 D ,  H01L 27/08 321 F ,  H01L 27/10 381 ,  H01L 27/10 433 ,  H01L 27/04 A

Fターム (55件)：

5F038CA02 ,  5F038CA06 ,  5F038CA16 ,  5F038EZ06 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AA01 ,  5F048AA03 ,  5F048AA09 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA09 ,  5F048BA16 ,  5F048BA19 ,  5F048BB01 ,  5F048BB05 ,  5F048BC01 ,  5F048BC11 ,  5F048BC12 ,  5F048BC18 ,  5F048BD01 ,  5F048BF02 ,  5F048BF12 ,  5F048BF16 ,  5F048BG07 ,  5F048CB01 ,  5F048CB03 ,  5F048CB04 ,  5F048CB10 ,  5F083BS27 ,  5F083CR02 ,  5F083GA09 ,  5F083HA02 ,  5F110AA30 ,  5F110BB04 ,  5F110BB05 ,  5F110BB11 ,  5F110CC02 ,  5F110CC04 ,  5F110DD02 ,  5F110DD24 ,  5F110EE09 ,  5F110EE30 ,  5F110EE38 ,  5F110FF02 ,  5F110FF22 ,  5F110GG12 ,  5F110HL02 ,  5F110HM17 ,  5F110HM19 ,  5F110NN02 ,  5F110NN28 ,  5F110NN72