特許
J-GLOBAL ID：200903069968300542
カレントミラー回路および該カレントミラー回路を有する半導体集積回路
出願人/特許権者：
代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-036118
公開番号（公開出願番号）：特開平11-234060
出願日： 1998年02月18日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】 低い電源電圧においても出力インピーダンスが高く、且つ、ミラー比が高精度に設定可能なカレントミラー回路を構成するのは困難であった。【解決手段】 直列接続された第1および第2の入力トランジスタMi11,Mi12のゲートを共に第2の入力トランジスタMi12 のドレインに接続し、該第2の入力トランジスタMi12 のドレインを基準電流源11に接続し、第1の出力トランジスタMo11 のソースを第1の入力トランジスタMi11 のソースに接続し、第1および第2の出力トランジスタMo11,Mo12 のゲートを第1および第2の入力トランジスタMi11,Mi12 のゲートに接続し、第2の出力トランジスタMo12 のドレインから出力電流Iout を取り出し、第2の入力トランジスタMi12 を第1の入力トランジスタMi11 の閾値電圧以下で動作させるように構成する。
請求項（抜粋）：
基準電流を流す基準電流源と、該基準電流源に接続され該基準電流が流される入力回路と、該入力回路にカレントミラー接続された1組以上の出力回路とを有する電界効果型トランジスタを用いたカレントミラー回路であって、前記入力回路は、直列接続された第1および第2の入力トランジスタを有し、該第1および第2の入力トランジスタのゲートを共に該第2の入力トランジスタのドレインに接続し、該第2の入力トランジスタのドレインを前記基準電流源に接続し、前記少なくとも1組の出力回路は、直列接続された第1および第2の出力トランジスタを有し、該第1の出力トランジスタのソースを前記第1の入力トランジスタのソースに接続し、該第1および第2の出力トランジスタのゲートを前記第1および第2の入力トランジスタのゲートに接続し、該第2の出力トランジスタのドレインから出力電流を取り出し、そして、前記第2の入力トランジスタを、前記第1の入力トランジスタの閾値電圧以下で動作させるようにしたことを特徴とするカレントミラー回路。
IPC (2件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved