特許

J-GLOBAL ID：200903069970960681

半導体記憶装置

発明者： 溝部 一弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-241778
公開番号（公開出願番号）：特開2001-068644
出願日： 1999年08月27日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 電気的に不良メモリセルの置き換えを行うことができるフューズ素子の構造を有する半導体記憶装置を提供する。【解決手段】 冗長回路の置き換え情報を記録するフューズ素子48を備えた半導体記憶装置である。半導体基板内部に形成された溝部24c,24dの下部の側壁に容量部が配置され、高電圧を印加して容量部を破壊することで、フューズ素子48のプログラムを行う。半導体基板の主面には溝部24c,24d内部に埋め込まれた容量部の電極の上部を取り囲むように配置され、容量部の電極の上部のすべての側面と電気的に接続された導電性層50が形成される。

請求項（抜粋）：

半導体基板内部に形成された溝部と、前記溝部の下部の側壁に配置された容量部であって、前記溝部の下部の位置に接して前記半導体基板内部に形成された第1の導電性層と、前記溝部の内部に埋め込まれた第2の導電性層と、前記第1および第2の導電性層に挟まれた絶縁膜とで構成された容量部と、前記半導体基板の主面に前記第2の導電性層の上部の一部を取り囲むように配置された第3の導電性層であって、前記第2の導電性層の上部の一部のすべての側面と接続された第3の導電性層とからなるフューズ素子を有することを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 29/00 603 ,  H01L 21/82

FI (3件)：

H01L 27/10 691 ,  G11C 29/00 603 J ,  H01L 21/82 F

Fターム (15件)：

5F064BB14 ,  5F064CC10 ,  5F064CC23 ,  5F064FF02 ,  5F064FF28 ,  5F064FF29 ,  5F064FF45 ,  5F083AD17 ,  5F083JA19 ,  5F083JA56 ,  5F083LA01 ,  5F083LA10 ,  5F083ZA10 ,  5L106CC04 ,  5L106CC13